Best Available Copy

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-175768

(43) Date of publication of application: 14.07.1995

(51)IntCl.

G06F 15/163

(21)Application number: 05-320350

(71)Applicant: SHARP CORP

(22)Date of filing:

20.12.1993


(72)Inventor: YANAI MASATO

(54) DUAL CPU SYSTEM

(57)Abstract:

PURPOSE: To provide a dual CPU system capable of realizing high system throughput by reducing the overhead of the data transfer of one local memory and the I/O device connected to another local bus without using an expensive dual port memory.

CONSTITUTION: In a memory-shared dual CPU system, a bus c .version circuit 3 connecting the buses 8 and 9 of a bidirectional CPU system to each other is provided. The bus conversion circuit 3 is provided with a local bus mediation circuit permitting the access to the local memory 6 of the other CPU 4 from one CPU 1, a shared area setting register displaying the shared area within a local memory 6 and an address conversion circuit converting the memory address of the CPU 1 into the memory address within the shared area of the CPU 4.



LEGAL STATUS

[Pate of request for examination]

04.07.1997

[Late of sending the examiner's decision of

20.06.2000

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

特顧平5-320350 (21)出願番号 (71)出願人 000005049 シャープ株式会社 (22)出願日 平成5年(1993)12月20日 大阪府大阪市阿倍野区長池町22番22号 (72)発明者 柳井 正人


> 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (74)代理人 弁理士 藤本 博光

(54) 【発明の名称】 デュアルCPUシステム

(57)【要約】

【目的】 高価なデュアルポートメモリを使用すること なく、一方のローカルメモリと他方のローカルパスに接 続されたI/Oデバイスとのデータ転送のオーバーヘッ ドを削除し、高いシステムスループットを実現可能なデ ュアルCPUシステムを提供する。

【構成】 メモリ共有型のデュアルCPUシステムにお いて、双方CPU系のパス(8、9)を互いに接続する パス変換回路(3)を設け、パス変換回路(3)には、 一方のCPU (1) から他方のCPU (4) のローカル メモリ(6)へのアクセスを許可するローカルパス調停 回路(10)と、ローカルメモリ(6)内の共有エリア 領域を表示する共有エリア設定レジスタ (12) と、C PU(1)のメモリアドレスをCPU(4)の共有エリ ア内のメモリアドレスに変換するアドレス変換回路(1 1)とを備える。



実施例のブロック図

1

【特許請求の範囲】

【請求項1】 メモリ共有型のデュアルCPUシステム において、

一方のCPUから他方のCPUのローカルメモリへのア クセスを許可するローカルパス調停回路と、

ローカルメモリ内の共有エリア領域を表示する共有エリ ア設定レジスタと、一方のCPUのメモリアドレスを他 方のCPUの共有エリア内のメモリアドレスに変換する アドレス変換回路とを備えたことを特徴とするデュアル CPUシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メモリ共有型密結合マ ルチプロセッサに係り、特に、デュアルCPUシステム における共有メモリ結合方式に関する。

[0002]

【発明の概要】本発明は、メモリ共有型密結合デュアル CPUシステムの構成において、2つのアクセスポート を有するデュアルポートメモリを使用せずに、一方のC PUのローカルメモリの一部のエリアを共有メモリとし 20 て使用するものである。このため、一方のCPUのロー カルバスから、他方のCPUのローカルバスに接続され たローカルメモリにアクセスすることを許可するパス調 停回路と、ローカルメモリ内の共有エリア領域を表示す る共有エリア設定レジスタと、一方のCPUのメモリア ドレスを他方のCPUの共有エリア内のメモリアドレス に変換するアドレス変換回路とを備える。

[0003]

【従来の技術】マルチプロセッサシステムは、共有メモ リを有する密結合型マルチプロセッサシステムと、シリ 30 アルチャネル等で接続される疎結合型マルチプロセッサ システムとに分類される。2台のCPUが共有メモリで 結合された密結合型デュアルCPUシステムの従来例を 図4に示す。図4によれば、従来のデュアルCPUシス テムは、CPU-A(1)と、ローカルメモリA(2) と、ローカルパスA(8)と、CPU-B(4)と、ロ ーカルメモリB(6)と、I/O-A(5)と、I/O -B(7)と、ローカルパスB(9)と、デュアルポー トメモリ(14)とからなる。

【0004】上記構成において、CPU-A(1)側に 40 あるローカルメモリA (2) から、CPU-B (4) 側 にあるI/Oデバイスにデータを転送する場合の動作 を、シングルタスクシステムとマルチタスクシステムと について簡単に説明する。まず、シングルタスクシステ ムでは、CPU-A(1)は、ローカルメモリA(2) から転送に必要なデータを読み出し、コマンドを付加し てデュアルポートメモリ(14)に書き込み、CPU-B(4)に対して割り込み信号INTBを出力する。次 いで、CPU-B(4)は、割り込みを受けると、デュ アルボートメモリ(14)からコマンドを読み出しその 50 を許可するローカルパス調停回路と、ローカルメモリ内

内容を判断して、デュアルポートメモリ (14) からデ ータを読み出して、目的の I /Oデバイスにデータを書 き込む。

2

【0005】シングルタスクシステムでは、以上のよう なデータ処理で十分であるが、マルチタスクシステムで は、 I/O-A(5) にデータ転送しながら I/O-B (7) にもデータ転送する必要が出てくる。この場合、 データ量が増大し、デュアルポートメモリ(14)の容 量が不足するため、デュアルポートメモリを複数チップ 10 で構成して容量を増大するか、CPU-B (4) のロー カルメモリB(6)に一旦データを転送し、そのローカ ルメモリB(6)から目的のI/Oにデータ転送してい た。

[0006]

【発明が解決しようとする課題】しかしながら、共有メ モリ容量を増やすために、デュアルポートメモリを複数 個使用して容量を増やそうとすると、デュアルポートメ モリ集積回路のチップ当たりのビット数が他のタイプの メモリに比べて極端に少なく、集積度が低いために、多 数の集積回路を使用しなければならず、デュアルCPU システムを構成する装置が大きくなり、小型化ができな いという問題点があった。また、デュアルポートメモリ は、汎用メモリとは異なり、数十kパイトで数千円と非 常に高価であり、デュアルポートメモリを多数使用する デュアルCPUシステムが高価ものになるという問題点 があった。

【0007】一方、デュアルポートメモリの容量増加を 避けて、CPU-B(4)側のローカルメモリB(6) に一旦データを転送し、そのローカルメモリB(6)か ら目的のI/Oにデータを転送するシステムでは、ロー カルメモリA (2) のデータは、まずデュアルボートメ モリ(14)に転送され、次いで、デュアルポートメモ リ(14)からローカルメモリB(6)に転送され、さ らに、ローカルメモリB(6)から I/Oデバイスに転 送されるというように、3段階の転送過程を経るため に、データ転送のオーバーヘッドが非常に大きくなり、 システムスループットが低下するという問題点があっ た。

【0008】以上の問題点に鑑み、本発明の課題は、高 価なデュアルポートメモリを使用することなく、一方の ローカルメモリと他方のローカルパスに接続されたI/ Oデバイスとのデータ転送のオーバーヘッドを削除し、 高いシステムスループットを実現可能なデュアルCPU システムを提供することである。

[0009]

【課題を解決するための手段】上記課題を解決するた め、本発明は次の構成を有する。すなわち本発明は、メ モリ共有型のデュアルCPUシステムにおいて、一方の CPUから他方のCPUのローカルメモリへのアクセス

の共有エリア領域を表示する共有エリア設定レジスタ と、一方のCPUのメモリアドレスを他方のCPUの共 有エリア内のメモリアドレスに変換するアドレス変換回 路とを備えたことを特徴とするデュアルCPUシステム である。

[0010]

【作用】本発明は、上記構成により、一方のCPUのロ ーカルメモリと他方のCPUのローカルパスに接続され たI/Oデパイスとの相互のデータ転送は、他方のCP Uのローカルメモリ内に設定された共有メモリエリアを 10 介してデータ転送することができるので、データ転送の オーバーヘッドが小さくなり、かつデュアルポートメモ リは不要となる。

[0011]

1

【実施例】次に、図面を参照して本発明の1実施例を詳 細に説明する。図1は、本発明に係るデュアルCPUシ ステムの実施例の構成を示すプロック図である。同図に おいて、CPU-A系とCPU-B系とがパス変換回路 (3)を介して接続され、デュアルCPUシステムが構 成されている。CPU-A系は、CPU-A(1)と、 ローカルメモリA(2)と、ローカルバスA(8)とで 構成されている。CPU-B系は、CPU-B(4) と、I/O-A(5)と、ローカルメモリB(6)と、 I/O-B(7)と、ローカルパスB(9)とで構成さ れている。

【0012】図2は、バス変換回路(3)の内部構成を 示すプロック図である。同図において、バス変換回路 (3)は、バス調停回路(10)と、アドレス変換回路 (11)と、共有メモリ領域設定レジスタ(12)と、 コントロール信号変換回路(13)とからなる。

【0013】パス変換回路(3)を構成する各プロック の機能は、以下の通りである。まず、バス調停回路(1 0) は、CPU-A(1) がローカルメモリB(6) を 共有メモリとしてアクセスする時に、CPU-A(1) またはCPU-B(4)のいずれのCPUにローカルバ スB(9)の使用権を与えるかを調停するものである。 アドレス変換回路 (11) は、CPU-A (1) がロー カルメモリB(6)をアクセスする場合に、CPU-A (1) のアドレス情報 1 A B を、後述するアドレスマッ 換する。

【0014】共有メモリ領域設定レジスタ(12)は、 ローカルメモリB(6)内のどのアドレス範囲が共有メ モリとして使用されるかを設定するレジスタであり、本 実施例においては、共有メモリ先頭アドレス設定レジス タ(12-1)と、共有メモリサイズ設定レジスタ(1 2-2) とで構成されているとする。そして、共有メモ リ先頭アドレス設定レジスタ (12-1) と、共有メモ リサイズ設定レジスタ(12-2)との入出力は、ロー カルバスA(8)のデータバス1DB及びローカルパス 50 有メモリ領域を介して転送できるので、デュアルポート

B (9) のデータバス2DBに接続されている。CPU -B(4)は、共有メモリ領域設定レジスタ(12)を 読み出すことにより、共有メモリ領域を知ることができ る。コントロール信号変換回路(13)は、CPU-A (1) のコントロール信号をCPU-B(4) のコント ロール信号に変換する回路である。

【0015】次に、図3に、本実施例のアドレスマップ を示す。共有メモリ領域設定レジスタ(12)の設定例 として、共有メモリ先頭アドレス設定レジスタ(12-1) には\$440000が設定され、共有メモリサイズ 設定レジスタ(12-2)には\$80000が設定され た場合を示している。CPU-A(1)のアドレスマッ プである図3 (a) において、アドレス範囲\$1000 00~\$18000の領域に共有メモリのアドレス空 間が割り当てられている。また、アドレス範囲\$1FF F00~\$1FFFFFには共有メモリ領域設定レジス 夕(12)が割り当てられている。

【0016】CPU-A(1)のアドレスにおいては、 共有メモリの先頭アドレスは、必ず\$10000から 20 始まり、ローカルメモリB(6)内の共有メモリ先頭ア ドレスを指定する共有メモリ先頭アドレス設定レジスタ (12-1) の設定内容には無関係である。また、共有 メモリサイズ設定レジスタ(12-2)の設定内容によ り、共有メモリ領域の大きさを変化させることができ る。アドレス変換回路 (11) は、CPU-A (1) の アドレスマップの共有アドレスの範囲\$100000~ \$180000を、CPU-B(4)のアドレスマップ の共有アドレスの範囲\$440000~\$4C0000 に変換する。これにより、CPU-A(1)が、そのア 30 ドレス\$100000から始まる領域にコマンドやデー 夕を書き込むと、実際には、ローカルメモリA (2) の \$440000から始まる領域に書き込まれることにな る。

【0017】 CPU-A(1) は、共有メモリにコマン ドやデータを書き込んだ後、CPU-B(4)に割り込 み要求を発して、コマンドが書き込まれたことをCPU -B(4)に通知する。CPU-B(4)は割り込み処 理により、コマンドが書き込まれたことを知り、ローカ ルメモリB(6)の共有メモリ領域からコマンドを読み プに従ってCPU-B(4)のアドレス情報2ABに変 40 込んで、I/Oデパイスへの転送を開始する。共有メモ リ領域の大きさは、共有メモリサイズ設定レジスタ(1 2-2) の設定内容によりローカルメモリB(6)内に 任意に設定できるので、共有メモリの領域を十分とるこ とができ、マルチタスクへの対応も容易である。

[0018]

【発明の効果】以上説明したように、本発明によれば、 一方のCPUのローカルメモリと他方のCPUのローカ ルパスに接続されたI/Oデパイスとの相互のデータ転 送は、他方のCPUのローカルメモリ内に設定された共

Best Available Copy

メモリを介して転送するよりも転送回数が少なくなり、システムスループットが向上するという効果がある。また、集積度が低くかつ高価なデュアルボートメモリを使用することなくデュアルCPUシステムを提供できるという効果がある。さらに、共有メモリ領域を有するCPU系のシステムが、バージョンアップ等によりアドレスマッピングが変更されても、共有メモリ領域は、共有メモリ領域設定レジスタにより任意のアドレスに設定可能であるため、共有メモリを持たない系のソフトウェアは変更なしでそのまま利用できるという効果がある。

【図面の簡単な説明】

【図1】本発明に係るデュアルCPUシステムの構成を示すプロック図である。

【図2】本発明に係るデュアルCPUシステムのパス変換回路の構成を示すプロック図である。


【図3】本発明のデュアルCPUシステムのアドレスマップ図である。

【図4】従来例のデュアルCPUシステムの構成を示す ブロック図である。

【符号の説明】


- 1 CPU-A
- 2 ローカルメモリA
- 3 パス変換回路
- 4 CPU-B
- 5 I/O-A
- 6 ローカルメモリB
- 10 7 I/O-B
 - 8 ローカルパスA
 - 9 ローカルパスB
 - 10 パス調停回路
 - 11 アドレス変換回路
 - 12 共有メモリ領域設定レジスタ
 - 13 コントロール信号変換回路

【図1】




実施例のブロック図

[図2]




パス変換回路内部プロック図

【図4】



従来例におけるブロック国

【図3】



レジスタの名称

設定監

共有メモリ先頭アドレス設定レジスタ

\$440000

共有メモリサイズ設定レジスタ

\$80000

アドレスマップの例